Ｉ２Ｓをツイストペアケーブルにしたら１９２ＫＨｚもＯＫになり、ジッターが減ったらしく４４．１ＫＨｚでも音がよりしっとりした感じ。Ｉ２Ｓ入力の安定度はもう少し改善出来るのかな？ターミネーション入れた方が良いのか？１０Ｐコネクタの所にプルダウンでも入れてみるか。。。
まあ、私はハイレゾにまったく興味ないし、Fireface UFX でリサンプリングしてしまうので、４４．１ＫＨｚでまったく問題は無いのだけれど、一般論として１９２ＫＨｚまでは安定させたいよね。
- 2013/11/24(日) 20:31:45|
- ＤＡＣ
-
| トラックバック:0
-
| コメント:9
なるほど、128fsですね。
確か、FN1242Aのデータシートによれば、SCLKと他の信号の間には位相関係は無い、と記述されていたのでタイミングずれは大丈夫だと思うのですが。
- 2013/11/26(火) 00:27:23 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
こちらの波形もＵｐしておきました。結構キレイだと思うのですが。。。
- 2013/11/26(火) 00:09:28 |
- URL |
- cocoパパ #-
- [ 編集 ]
こちらでもＳＣＬＫの波形見てみましたが、２５ＭＨｚ弱で、そんなに汚くないんですが、オシロ繋いだだけでシャーっと言うノイズが多くなります。。。なんか変だなー。
- 2013/11/25(月) 23:54:43 |
- URL |
- cocoパパ #-
- [ 編集 ]
FBに、44.1KHz, 96KHz 256fs 時のSCLKの波形を上げました。I2Sカスケードの中間地点の波形をFETプローブでラフにとりましたが、波形はそんなに悪く無いと思います。(ドライバはCS8416)
- 2013/11/25(月) 23:31:26 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
はい。今は５ｃｍ＋５ｃｍですが、Ｍｉｔａｋｅさんのオリジナルのケーブルは各１０ｃｍが２本です。ＳＣＬＫは128fsと思いますが、調べてみます。Ｍｉｔａｋｅさんの基板もそんなに高い周波数では動かないと思うので。
- 2013/11/25(月) 22:44:48 |
- URL |
- cocoパパ #-
- [ 編集 ]
ちなみに、念の為に確認ですが、192KHzの時はSCLK=128fs(24.576MHz)を入力されていますか？FN1242Aの規格上、SCLK<40MHzなので。
- 2013/11/25(月) 21:31:21 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
ケーブル長は 5cm + 5cm くらいの感じですかね？
- 2013/11/25(月) 20:56:01 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
なるほど。
ちょっと入力側の波形を見てみます。
容量性負荷で、typ 4.5pF x 4 = 18pF なので大丈夫だと思っていたのですが、SIP側の入力だとGNDが一本しかないので厳しいのかもしれませんね。
うちはDIP側入力なので、測定結果が参考になるかどうかわかりませんが。
- 2013/11/25(月) 19:23:48 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
