一般的なDACチップは図のPCM1792基板のようにI2S信号生成回路からSCLK（システムクロック：つまりDACの基本動作クロックで２５MHｚ位と高周波）を供給している。
ES9018チップの場合はBCLK（音楽のビットレートを決めるクロック）と関係なくSCLKを設定（固定で１００MHｚとか）するようになっている。Ｉ２Ｓから周波数の高いシステムクロックを供給しないので、信号的に安定だしケーブルは結構伸ばせるのがメリットだ。これを知ってしまうと、こちらの方が良い様に感じる。（もともとＩ２Ｓはチップのインターフェイス信号なので、引き延ばす使い方をする方がおかしいのだが。）
さらに藤原さんのDAC9018S基板ではオプションでBCLKを逓倍して１００MHｚに近いSCLKを生成する回路がある。要するに、このオプションを使うとES9018チップのシステムクロックが、音楽のビットクロックに完全に同期することになる。クロックの非同期による音楽信号のブレが無いと思われる。
だが、これってちょっと怖いのは、I2SのBCLKがジッターを多く含む場合はかえって音が悪くなる可能性もあると思うのだが、HiFaceEvoの場合はこの回路があると素晴らしい音になっているところを見ると、
（１）HiFaceEvoのBCLKはジッターが少ない。
（BCLKは周波数が低いからジッターになりにくい？）
（２）BCLKとシステムクロックが非同期であることの悪影響（時間的ずれ）の方が大きい
と考えていいのかな？と思う。
- 2012/10/22(月) 23:14:59|
- システム解説
-
| トラックバック:0
-
| コメント:2
そうですねー。良かれと思ってやったら泥沼にはまって尻拭いに奔走している感じでしょうか。No NAND Wdith 興味有りますね。液晶は売っているのかな？
- 2012/10/24(水) 11:59:20 |
- URL |
- Cocoパパ #-
- [ 編集 ]
悩ましいですよね。
そもそも、SCLKがBCLKの整数倍でないと内蔵PLLが(Lowestなどで)ロックはずれしやすくなるというのは9018のPLL設計の敗北のような気もするのですが...
そうそう。液晶I/Fを付ける(ソフトウエア制御モード?)と、Lowestよりも厳しい「No band width」というモードも選べるようです。
- 2012/10/24(水) 00:27:19 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
