何で今更って思われるようなので、補足すると、一番大事なことはこれは僕のいろいろな実験による実体験であること。僕は何より実験を重視している。
その昔僕はSPDIFが嫌いで、ＵＳＢ-ＤＤＣ（ＨｉＦａｃｅＥｖｏ）のI２Sを直接DACチップに入力して鳴らしていた。昔の記事に書いてあるとうり。わざわざＳＰＤＩＦを通してクロックを不安定にする必要はないと思ったから。
だがその当時は実験ではそうやるよりシンプルにＳＰＤＩＦとDAIを使って鳴らす方が結局音が良かったのでそれを受け入れた。それは多分他の要素が未熟だったからDAIの悪い部分よりそっちの方が見えてきてしまったのだと思う。ＨｉＦａｃｅＥｖｏ自体のクオリティーや、ソフトや、Ｉ２Ｓを延ばしてＤＡＣチップまで持っていく間に波形が変形してしまったりするし、電源に対する考えも今とは全然違っていた。
その後ずっといろいろなことをやってきて他の部分が改善されてSPDIFでもかなりのクオリティーで鳴らすことが出来るようになってきたので、今になってDAIのPLLのクオリティーの悪さが見える様になった。逆に言えば、DAIのPLLは結構良かったってことだと思う。最近までＤＡＩが気になることは無かった。
そういう経緯の上で、今はＤＡＩのＰＬＬがどうにも気になって仕方ない。そいつをどう改善するべきかが今の悩みだ。
下記は、そういう経緯を書かずに、ぐるっと一周回ってやっとそこまで来たっていう嬉しさで大げさに書いてしまったので、誤解を招くかな？でも、言ってることは正しいと思うよ。
これを常識と思うかどうかはみなさん次第。僕としては多くの実験を経てやっとたどり着いた結論で言わば体験談であって、机上の空論ではないからとても大事だ。
--------------------------------------------------------------------------------------------
DAI回路のPLLが音質悪化（次段へのジッター垂れ流し）の元凶であることがだんだんわかってきた。
一般的なDAI回路のブロック図は下図のようだ。
これを見ればPLL回路がジッターに関していかに影響力が大きいか一目瞭然だよね。
本来、PLL回路は入力された信号に同期してデータをサンプリングし、データエラーを起こさないようにするのが目的だ。
ということは、ジッターのあるデータを入力されたらそれに追随してクロックを変動させてサンプリングエラーを起こさないようにする。ということはPLLが出すクロックは元のジッターのあるデータと同等のジッターを持っているってことではないか。。。
通常、DACチップはDAIが出すI2S信号に同期して動いている。自身でクロックなど持っているわけではない。ということはジッターに関しては、DAIの性能がすべてだということになる。
にもかかわらず、DAIのPLLは入力された信号に同期してジッターを後段に垂れ流す。
これじゃー、ジッターが後段に伝染するのは当たり前だよね。DAIだけではなくPLLを持つすべての回路で同じことが言える。
もちろんPLLの特性によっては、元の信号よりはベターになることはあるだろう。でも原理的にゼロにはならないよね。だからPLLを2段にするなどして特性改善を狙っているわけだ。
根本的にジッターゼロを目指しているのではないということが驚きだ。
それの影響をなくす様に考えられているのが、業務用などで使われているワードクロックを使う方法なんだね。ワードクロックを全機器で共通にし、各機器のPLLに同期をかければゼロではないかもしれないがジッターを相当小さくできる。
そうするか、入力データに大きなジッターが有っても、PLLが出すクロックが微動だにしない”ULTRA-DAI” を設計をするかどっちかしかないね。これって相当難しいよね。そう考えるとワードクロック入力のないオーディオ機器はHiFiではないといっても過言ではないような気がしてきた。
こんな当たり前のことがわかるのに数年かかってしまった。
DSDが一般受けする理由はジッターの影響を受け難いからなんだろうね。そうでなければ、パワーアンプでは全く受け入れられなかったPWM方式が受け入れられるわけないと思う。PWMでの音質劣化よりジッターの影響が少ないほうが聞きやすいってことだと思う。”DSDの方がアナログ的な音で聞きやすい” という一般的評価もうなずける。
さてこの先どうするか。コンシューマー用のDAIでワードクロック入力のあるものはないみたいだ。
ということは、独立のULTRA－DAI かそれを備えたDAC を探すしかないのかな。。。
ULTRA-DAI を創るという概念で考えると、４４．１KHｚ～１９２KHｚまで同期しなくてはいけないというのはすごく難しい事の様に思える。そんなに広範囲に同期してかつジッターを抑えられるPLLなんて無いよね。。。４４．１KHｚだけでよいから、ULTRA－DAIが欲しいなー。やっぱり昔のCDにだけ対応していた重量級DACが実は音が良いのではないかという気がしてくる。やっぱ１９２KHｚは弊害なんじゃないの。。。CDプレーヤーに回帰しようかなとも考えている。単一サンプルレートというのがベストだと思うな。。。
往年の、CDP－R1＋DAS-R1はツインリンクでクロック同期もしているようだから完璧か？
- 2015/11/21(土) 00:02:44|
- システム解説
-
| トラックバック:0
-
| コメント:17
mr_osaminさん
おー、そちら系のお方でしたか。
そちらの方はうといのですが、よろしくお願いします。:-)
- 2015/11/23(月) 00:19:54 |
- URL |
- Cocoパパ #-
- [ 編集 ]
今、巷でよく使われるようになったRaspberry PIを使ってI2S出力を得ています。
これに近々、SRCを繋げる予定です。
PLLに関してはこのあたりの記事なども面白いと思っています。
http://nw-electric.way-nifty.com/blog/2015/07/lightmpd-a6fb.html
- 2015/11/22(日) 12:37:36 |
- URL |
- mr_osamin #8iCOsRG2
- [ 編集 ]
はい、そうです。
どちらも送出側のクロックに同期して再生しているという点です。クロックの送出方法はそれぞれ異なりますが。
- 2015/11/22(日) 07:20:17 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
もうひとつ。
SPDIFもI2Sも、Sync to Sourceであることはご理解いただいていますよね？念の為に。
- 2015/11/21(土) 23:05:47 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
keiさん、いろいろありがとうございます。
”送受信で通信を確立するためのジッター削減が前者（確定していないジッター？）で、元の音を正しく再現するためのジッター削減が後者（確定したジッター？）例えばワードクロック、という意味ですか？ ”
上記、ほぼそうだと思いますが、確定してないジッターが確定するジッターに伝染するって事が重要なんだと思います。。。それを皆さん（一部の人を除いて）が認識しているか疑問には感じますが、僕はPLLがもっと完璧なんだと思ってたんですよ。だってマニュアルとか見るとすごく立派なことが書いてあるじゃないですか。実際今までそこが気になることはなかったですし。でもやっと我が家のシステムでもそのPLLが問題になるレベルまで来たってことだと思うんです。いろいろやってグルッと一周回ってやっぱりPLLが気になるなってことなんです。
- 2015/11/21(土) 22:57:00 |
- URL |
- Cocoパパ #mQop/nM.
- [ 編集 ]
ご存知と思いますが、例えばES9018(DAC)などはこのあたりの理由で、MCLK(SCLK)を入力しないでも動作するように設計されています。つまり、上流からのクロックを使わずに再生するのですね。しかし、インターフェースプロトコルとして、SPDIFもI2Sもデータをたれながしで、フローコントロールをする手段が無いのでPLLを使っています。そうしないと、送り出し側と再生側のクロックの微妙な周波数の差異でデータ不足やデータあふれなどが発生するからです。って、こんなこと先刻ご承知ですよね。。。すみません。
- 2015/11/21(土) 22:09:43 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
mr_osaminさん
こんばんは。コメントありがとうございます。
凄いですね。Ｉ２Ｓの伝送は難しそうですね。Ｉ２Ｓを作るのはどうやっているのでしょう？
またよろしくお願いします。
- 2015/11/21(土) 21:56:55 |
- URL |
- Cocoパパ #-
- [ 編集 ]
送受信で通信を確立するためのジッター削減が前者（確定していないジッター？）で、元の音を正しく再現するためのジッター削減が後者（確定したジッター？）例えばワードクロック、という意味ですか？
だとしたらこれ、私の認識ではあまりに当たり前で、これをどうやって技術、実装、コスト、効果のトレードオフでどこに落ち着かせるかで日夜エンジニアが苦悩している（かどうか知りませんが）と思うのですが。（私も日夜ではありませんが、月夜くらいで考えてます）
先にも書きましたが、ASRCなどで直接的な最終的クロックをできるだけ後ろ側に持って行きたいというのもこれです。聴感上で効果があるかどうかはまた別の話ですが。理屈の上では。
- 2015/11/21(土) 21:52:46 |
- URL |
- kei #N/7Pc.D2
- [ 編集 ]
Kei さん
いやー、多分誤解されてるかな？
どっちでもよいですが、私はやっと頭のなかで全て繋がった様に思っています。
説明不足と思いますが、ジッターには確定してないジッターと確定したジッターが有ると思います。USBやSPDIFの段階ではその確定していないジッターを減らそうとしていますよね。要はエラーにはならないけど波形的には乱れが多い波形ですね。それをなるべく減らそうとしているわけですね。私もずっとネットオーディオでそれを減らそうとしてきました。一方でジッターを確定させる部分でなるべくジッターを減らすには多分ワードクロック同期にするしかない様ですね。何故確定していないジッターが確定するジッターに影響するのか不思議に思っていました。実際にワードクロック同期にすればほぼ無くせるはずですよね？なんでそうしないのでしょう？私は両方が必要だと言うことがやっと心から分かりました。そんな説明は見たことないし、その両方が必要だってわかっている人は少ないと思いますが。違うならすいませんが、あくまで私が心からわかったと言うことなので、悪しからず。
- 2015/11/21(土) 21:21:35 |
- URL |
- Cocoパパ #mQop/nM.
- [ 編集 ]
I2SもDSDみたいに内部でクローズしてほしいんですが、S/PDIFのデメリットを考えるとどうしてもI2Sで接続したくなります。
とはいえ、規格が決まっていないので困りますね。
私はHDMI-LVDSでトランスポートとDACをつないでいます。
仕方がないといえば、仕方がありません。
- 2015/11/21(土) 21:09:03 |
- URL |
- mr_osamin #8iCOsRG2
- [ 編集 ]
私に誤解がなければ、今回のブログエントリーはかなりショッキングな内容です。時々議論が噛み合わなかったのもこれが原因なのか、とか思うと気が遠くなります。
- 2015/11/21(土) 19:54:35 |
- URL |
- kei #-
- [ 編集 ]
USB でのオーディオ伝送には昔は Isochronous モードが使われていたのをご存知ですか？少しUSBの規格など調査された方がよろしいのでは？？
- 2015/11/21(土) 17:47:57 |
- URL |
- kei #-
- [ 編集 ]
keiさん
こんばんは。
機器から機器にデータを送るのにSPDIF（シリアル伝送何でも）を使うのは仕方ないですよね。I2Sはそのままでは伝送には不向きだし。。。DACの内部でSPDIFからI2Sに変換するやり方が問題ですよね。SPDIFの時点ではジッターがまだ確定していなくて、SPDIFからI2Sに変換するときにジッターが確定（時間軸が確定）しているわけだから。当たり前なんですけど、時間軸の確定方法として依然としてPLLが平気で使われているし、あまり積極的に対策しようという意気込みが感じられないのはなぜなのでしょう？ワードクロック同期が有望ならもっと積極的に普及させればいいのにと思います。USBは関係ないんじゃない？時間軸が確定するのはそれ以降の話だから。いかがでしょう？
- 2015/11/21(土) 17:28:08 |
- URL |
- Cocoぱぱ #-
- [ 編集 ]
先ほどは出先からだったのでショートで失礼しました。
だからこそ、USB2.0 Async Audio モードが定義されて、使われているわけですし（実際に実装されるのはかなり時間がかかりましたが。XMOSあたりから普及が始まったのは記憶に新しいです）。
それとは別に、最終的な基準クロックをできるだけ後段に持って行きたいという意味ではASRCは一つの解だと最近は思っています。（理屈の上で、です。聴感はまた別ですが）。
- 2015/11/21(土) 16:46:17 |
- URL |
- kei #-
- [ 編集 ]
え？
これは昔からあたりまえの話ですよね。だからSPDIFを使いたくないとう。
- 2015/11/21(土) 13:37:15 |
- URL |
- kei #-
- [ 編集 ]
